PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-183135

(43)Date of publication of application: 11.08.1987

(51)Int.CI.

H01L 21/66

(21)Application number : 61-023732

(71)Applicant:

HITACHI LTD

(22)Date of filing:

07.02.1986


(72)Inventor: Af


ABE MICHIRO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To improve the reliability while reducing the number of external electrode as well as the chip size, by providing a testing electrode consisting of a semiconductor region on the principal face of a semiconductor substrate, separately from an external electrode consisting of a metal film, for the purpose of enabling a non-contact probe test. CONSTITUTION: A conducting layer 13 is extended over an insulation film 12 and connected to a bonding pad 21 consisting of an aluminum layer belonging to the same layer with the conducting layer. An n+ type semiconductor region 15 is provided on the principal face of a semiconductor substrate 1 between P- and N-channel MISFET's and the bonding pad 21. The n+ type semiconductor region 15 is utilized as an electrode for testing operation of the MISFET, where by it is enabled to perform non-contact probe tests. Therefore, the bonding pad 21 can be prevented from damage or breakage which would be caused by contact with a probe of a tester. Further, since the circuit operation can be tested by conducting a non-contact probe test utilizing the n+ type semiconduc tor region 15A as a testing electrode, the number of bonding pads 21 provided in the semiconductor substrate can be reduced and, therefore, the size of the chip also can be reduced.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 公 開 特 許 公 報 (A) 昭62 - 183135

(s)Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)8月11日

H 01 L 21/66

7168-5F

審査請求 未請求 発明の数 1 (全7頁)

ᡚ発明の名称 半導体集積回路装置

②特 願 昭61-23732

愛出 願 昭61(1986)2月7日

©発明者 阿部 道郎

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

明相書

- 発明の名称
 半導体集積回路装置
- 2. 特許請求の範囲
 - 1.金属膜からなる外部電極と、半導体基板の主面部に半導体領域からなる試験用電極とを設けたことを特徴とする半導体集積回路装置。
 - 2. 前記外部電極は、アルミニウム層からなるポンディングパッドであることを特徴とする特許 請求の範囲第1項記載の半導体集積回路装置。
 - 3. 前記半導体領域からなる試験用電極は、電子 ビーム又はレーザをその表面に限射して、回路 の動作を試験するための電極であることを特徴 とする特許請求の範囲第1項記載の半導体集積 回路装置。
 - 4. 前記半導体領域からなる試験用電極は、前記 金属既からなる複数の外部電極のうち、少くな とも出力用外部電極に接続して設けてあること を特徴とする特許請求の範囲第1項記載の半導 体集程回路装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体集積回路装置に関し、特に、 四路動作を試験する技術に関するものである。

〔従来の技術〕

半導体扱程回路装置は、それの最終製造工程において、ボンディングパッドを用いて回路の動作状態が試験される。この試験は一般に、プローブ 対上のパッド(76~100μm四方)の夫々に対して、プローブカードに固定された直径25μm程度のプローブを接触させて、チップの特性を試験している。このプローブ試験に関する技術は、例えば、日経マグロウヒル社発行「日経エレクトロニクス」1984年7月16日号、p221~p228に記載されている。

〔発明が解決しようとする問題点〕

前記論理 LSI、マイコンチップ等のゲート数 あるいは集積度の向上は著しく、これに伴ってポ ンディングパッドの数も増加している。ボンディ ングパッドの数の増加に伴ってテスターのプローブ数も増加させなければならない。 しかし、 それぞれのプローブ間の関隔が百数十μm程度に決められており、ボンディングパッドの数の増加に伴ってプローブ数を増加させることが極めて保めて、プローブをそれぞれのボンディングパッドに均一な接触圧力で接続することが困難になっているため、プローブ試験の信頼性が悪化する。

本発明の目的は、半導体集積回路装置の信頼性 を向上する技術を提供することにある。

本発明の他の目的は、チップの大きさを縮小することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明複響の記述及び添付図面によって明らかになるであろう。

(問題点を解決するための手段)

本願において順示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

ン領域である。型半導体領域であり、酸化シリコ ン腹からなるゲート絶縁膜5、何えば多結晶シリ コン膜からなるゲート電極フとともに前記Nチャ ネルMISFETを構成している。このNチャネ ルMISFETの近傍の『型ウェル領域2に、ゲ ート絶称膜5、ゲート電極フ、ソース、ドレイン 領域である。型半漢体領域のとで構成したロチャ ネルMISFETを設けている。このPチャネル MISFETと前記NチャネルMISFETは、 後述する入力パッファ回路又は出力パッファ回路 の一部を構成している。回路の接地電位Vss例 えばOVを印加するためのアルミニウム層からな る導電層11が、NチャネルMISFETのソー ス領域であるが型半導体領域6の表面に接続孔1 0を通して接続している。導性関11とゲート電 極**フ**の間は、例えばリンシリケートガラス (PS C)からなる絶縁膜12が絶縁している。 P チャ ネルMISFETのゲート徴極フと、Nチャネル MISFETのゲート電極フは一体に形成され、 **所定の上面にアルミニウム殷からなる源低層24**

金属膜からなる外部電視とは別に、半導体装板 の主面部に半導体領域からなる試験用電極を設け たものである。

(作用)

上記した手段によれば、無接触プローブ試験が できるので、試験の個類性が向上する。また、金 鳳膜からなる外部電極の数が低減されるので、チ ップサイズを縮小することができる。

【実施例 []

第1 図は半導体集積回路装置(チップ)のボンディングパッド周辺の平面図、第2 図は第1 図のA-A 切断線における断面図、第3 図は第1 図のB-B 切断線における断面図である。なお、第1 図は半導体集積回路装置の構成を見易くするため、フィールド絶縁膜以外の絶縁膜を図示していない。

野1 図乃至第3 図において、1 は『型単結品シリコンからなる半導体基板であり、2 は『型ウェル領域、3 は『型チャネルストッパ領域、4 は酸化シリコン膜からなるフィールド絶縁膜である。

6 はNチャネルMISFETのソース、ドレイ

前記郷電層13は、絶縁膜12の上を延在して それと同層のアルミニウム層からなるボンディン グパッド21に接続している。

前記入力パッファ回路又は出力パッファ回路の 一部を 成している P チャネルMISFET及び N チャネルMISFETと、ボンディングパッド

21の間の半導体基板1の主面に1型半導体領域 15を設けている。この「型半導体領域15は、 その表面にレーザまたは電子ビームを照射するこ とによって、前記NチャネルMISFET、Pチ ヤネルMISFETあるいはそれらが接続されて いる他のMISEETの動作状態を試験するため の循種として使用するものである。n'型半導体領 域15は、NチャネルMISFETのソース、ド レイン領域であるが型半導体領域のと同一工程で 形成したものである。このため、『型半導体領域 15の接合の深さは、ソース、ドレイン領域であ るが型半導体領域6と同程度になっている。また、 その表面には、MISPETのゲート純繊糖5と 同一工程で形成された薄い酸化シリコン膜15が 形成されている。『型半導体領域15の周囲はフ ィールド絶縁膜4によって規定され、また、半導 体領域15の表面には、導備圏13から引出され るように絶駄勝12上を延在してきた薬電局13 の一部が、酸化シリコン酸15及び絶線膜12を 選択的に除去してなる接続孔16を通して接続し

ている。 7型半導体領域15において、導電層1 3の出遺体領域15に接続している部分の器部1 3 A からフィールド絶縁膜4の端部4Aまでの長 さは、半導体領域15に照射される電子ビームあ るいはレーザのスポット径の2倍程度にしてある。 ご型半導体領域15の上部の酸化シリコン膜15 及び絶縁勝12(PSG)、さらに例えばPSG の上に窒化シリコン膜を積層して糠成した最終保 護膜23は除去していない。つまり半導体領域1 5の表面は、酸化シリコン膜15、絶縁膜12. 最終保護膜23によって覆れており露出していな い。半遺体循域15の表面が舞出していなくとも、 世子ピーム、レーザは保護膜23、絶縁膜12、 酸化シリコン膜5を透過して半導体領域15の表 面に達することができる。なお、パ型半導体領域 15は試験用電極として使用するものであり、ボ ンディングワイヤ (図示していない) が接続され ることはない。また、試験用電極としての半導体 領域15を、PチャネルMISFETのソース、 ドレイン領域であるが型半導体領域8と同一工程

で形成するようにしてもよい。この場合、半導体 領域15はご烈半導体領域15となる。

最終保護膜23は、ボンディングパッド21の上では選択的に除去されて限口22してある。ごの即口22を通してボンディングワイヤが接続される。

↑型半導体領域15からなる試験用電極を設けたことにより、これを用いて無接触プローブ試験が実施できるので、テスタのプローブを接触させることによるポンディングパッド21の損傷、破壊をなくすことができる。なお、第1図には、間口22を図示していない。

半球体基板 1 上における前記 n 型半導体領域 1 5 からなる試験用電便の具体的なレイアウトを第 4 図に示す。なお、第 4 図はアルミニウム層からなる配線を実線によって等価的に示している。

第4図に示すように、半導体基板1 (チップ)の周辺には、チップの入力増子となるポンディングパッド21Aと、出力端子となるポンディングパッド21Bが複数個づつ配置されている。それ

ぞれのポンディングパッド21A、21日には、 入力パッファ回路又は出力パッファ回路Buが接 絞されている。

それぞれの出力用ポンディングパッド21日と、 それに接続されている出力パッファ回路Buの間 に前記試験用程径としてのご型半導体領域15を 接続している。入力用ポンディングパッド21A には試験用電極としての心型半導体領域15を接 終していない。これは、プローブ試験において、 出力側のボンディングパッド21日に表れる出力 状態、すなわち電源電位Vccレベル例えば5V レベルであるか、あるいは回路の接換配位Vss レベル例えばOVレベルであるかは『型半導体領 城15にレーザ又は電子ビームを照射することに よって検知できるからである。しかし、プローブ **試験では、入力側のボンディングパッド21Aに** 所定の電流を流すので、その電流を無触プローブ によって流すことができないため、入力側のポン ディングパッド21Aには、試験用電極としての n²型半導体領域15を設けていない。

このように、回路の出力側にn型半導体領域15を接続し、これによって無接触プローブ試験を併用することにより、有接触プローブ試験に必要なプローブが入力ボンディングパッド21Aに接続されるもののみとなり、プローブの間隔を広げることができる。また、出力側のプローブが不要となり、プローブ全体の数が低減される。

動作状態を無接触プローブによって試験することにより、半導体装板1の周辺に配置されるアルミニウム電極。すなわちボンディングパッド21の数が減少する。また、有接触プローブ試験のためのプローブ数が減少する。

以上、本実施例によれば、次の効果を得ることができる。

(1) 半潮体領域からなる試験用電極を設け、これを用いて無接触プローブ試験を行うことにより、少くとも出力側のポンディングパッド21Bが損傷、破壊されることがなくなり、ポンディングパッド21Bとそれに接続されるポンディングワイヤの接続の貸額性が向上する。

(2) 少なくとも、出力側のボンディングパッド 21 B に半導体領域15 からなる試験用電極を接 続し、これを使って無接触プローブ試験を実施す ることにより、有接触プローブ試験のためのテス ターのプローブ数を低減することができる。

(3) 前記(2) により、有接触プロープ試験に

されていない回路の動作状態を試験するため、パ 型半導体領域からなる試験用電極15Aを複数論 理問路プロック26に接続している。 試験用電極 15 Aであるが型半導体領域は、第1 図乃至第3 図に示した『型半導体領域15と関様の構成にな っている。論理四路プロク26に接続される試験 用電極15Aは、100~200個に及ぶ。この 論 旭 回路 ブロック 2 6 の 途中の 動作 状態を、 アル ミニウム層からなる電極に金属針(プローブ)を 接触させて試験する有接触プローブ試験で試験し たのでは、そのためのアルミニウム層からなる性 怪、すなわちポンディングパッド21をチップ网 辺に100~200個配置しなければならない。 このため、有接触プローブ試験用のプローブが著 しく増加するとともに、プローブ間隔も箸しく狭 ばめられる。あるいは、論理回路ブロク26内の MISFET铲は機構化が進んでいるのにも係わ らず、ポンディングパッド21の数が増大するた め、チップのサイズを大きくしなければならない。 しかし、論理回路プロック26内の途中の回路の

おけるプローブを均一に接触することが容易になるので、プローブ試験の信頼性の向上を図ることができ、したがって半導体集積回路装置の信頼性の向上を図ることができる。

(4) 論理回路プロック26内の回路動作の試験を n^{*}型半導体領域15Aを用いた無接触プローブ 試験によって行うことにより、半導体基板1(チップ)に設けられるボンディングパッド21の数 が少くなるので、チップサイズを小さくできる。 (実施例Ⅱ)

第5 図は実施例における半導体基板1、すなわちチップの平面図である。なお、本実施例ではアルミニウム層からなる配置を実験によって示している。

実施例 I は、実施例 I において論理回路プロック 2 6 に接続した n 型半導体 似 域 からなる 試験 用電便 1 5 A を 半導体 基板 1 上に 規測的に配置して、プローブ試験時におけるその試験用 電桶 1 5 A の 検出を容易にしたものである。

第5回に示すように、平準体基板1は、論理回

路ブロック26全体で100~200の個程度の複数の元型半導体域がある試験用電極15Aを紹及でいるが、それら複数の試験用電極15Aを単いる。つまり、地数の内側の近路をプロックでは数の内側の近路をプロックパッド21A、21Bと反対側の上ででは1上に、パッファ回路Buの配列方向と関連のように配列している。と持て、カーに配列している。と持て、カーに配列している。とは数のように配列の配列方のに配列方のに配列方に配列して、プローブは数にでは、それら複数のように対して、プローブは数に関するのには、プローブは数に関するに対して、プローブは数に関するのではないのには、プローブは数に関するのに対しないる。

なお、試験用電視 1.5 A の配配は、バッファ回路 B u の配列方向と同一方向に直線的に配置しなければならないというものではなく、マトリックス状に配置してもよい。また、試験用電便 1.5 A を設ける位置は、バッファ回路 B u の内側の近傍

すなわち、無接触プローブ試験と有接触プローブ試験を併することにより、有接触プローブ試験におけるテスターのプローブ数が少くなるので、プローブ試験の借額性が向上するとともに、ポンディングパッドの数が少くなるので、チップサイズを小さくすることができる。

4. 図面の簡単な説明

第1 図は半導体基板のポンディングパッド近辺 の平面図、

第2図は第1図のA-A切断線における断面図、 第3図は第1図のB-B切断線における断面図 である。

第4回は実施例1のチップ全体の平面図、

第5回は実施例 II のチップ全体の平面図である。 15、15 A … レーザ、電子ビームを用いた無接 触プローブ試験のための半導体領域である。

1 …半導体基板、2 … n 型ウエル 領域、3 … チャネルストッパ領域、4 … フィールド 絶縁膜、5、12、23 … 絶縁膜、G、8 … ソース、ドレイン領域、7、11、13、17、24 … 導電別、

に限られたものではなく、論理回路ブロック26の間、あるいは半線体基板1の角部、すなわちバッファ回路Buより外側のボンディングパッド21の近傍の角部に集中的に配置してもよい。試験用電極15Aを半導体基板1上のどこに配置するかは任意である。

以上、本発明を実施例にもとずき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において税々変形可能であることはいうまでもない。

例えば、全てのポンディングパッド21に対応 して半導体領域15からなる試験用電極を設けて もよい。これは、特にレーザを用いた無接触プロ ープ試験において有効である。

また、全てのプローブ試験を領域15を用いた 無接触試験で行ってよい。

〔悲明の効果〕

本願によって開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

9 … ウェル領域 2 の表面の n 型半導体領域、 1 0 、 1 4 、 1 6 、 1 8 、 1 9 、 2 0 、 2 5 … 接続孔、 2 1 、 2 1 A 、 2 1 B … ボンディングパッド、 2 2 … ボンディングパッド 2 1 上の調口、 B u … パッファ回路・

代理人 弁理士 小川勝男(二)

